Майбутнє далеко, але воно наближається.
Дослідники з IBM, IMEC, Samsung і TSMC представлять свою останню роботу з вертикально розташованих комплементарних польових транзисторів (CFET) на майбутній Міжнародній зустрічі електронних пристроїв (IEDM) у грудні 2024 року, повідомляє eeNewsEurope. CFET зазвичай розглядається як наступник затворних транзисторів, що дозволить масштабувати технологію в майбутньому, але промисловість ще не запровадила GAA FET для масового виробництва.
Ідею CFET, які поміщають транзистори n-типу та p-типу один на одного, вперше запропонував дослідницький інститут IMEC у 2018 році. Навіть сьогодні фактичне впровадження CFET все ще широко досліджується. Згідно з власною дорожньою картою IMEC, CFET може вийти на широке виробництво на вузлі A5, заплановано приблизно на 2032 рік, якщо все піде добре. Тим не менш, останніми роками такі компанії, як Intel і TSMC, почали демонструвати свої досягнення в області CFET, тому має сенс поглянути на те, що дає IEDM.
TSMC обговорить свою розробку монолітного CFET інвертора з кроком затвора 48 нм, що еквівалентно процесу 5 нм. Інвертор містить пакетні нанопластові транзистори n-типу та p-типу з контактами на тильній стороні та забезпечує передачу напруги до 1,2 В і підпороговий нахил від 74 до 76 мВ/В для обох типів транзисторів. Хоча це є важливою віхою, TSMC визнає, що технологія наразі не готова до комерційного виробництва.
Ключові інновації в дизайні TSMC включають вертикальне локальне з’єднання на стороні стоку, задній металізований стік (BMD) і зворотний затвор (BVG), які разом покращують маршрутизацію сигналу та оптимізують потужність, продуктивність і площу (PPA).
Технічно ця архітектура забезпечує шлях для постійного вдосконалення продуктивності та енергоефективності, а також збільшення щільності транзисторів у найближчі роки. Тим не менш, вдосконалення CFET TSMC знаходяться в лабораторії, і знадобляться роки, перш ніж вони досягнуть фабрик компанії.
IBM Research і Samsung представлять «монолітний стековий польовий транзистор», який має ступінчасту конструкцію каналів, де нижні канали ширші за верхні, що зменшує висоту стека та пом’якшує проблеми, пов’язані з високим співвідношенням сторін. Це дослідження також охоплює методи ізоляції для каналів і зон джерела/стоку, а також використання металу з подвійною робочою функцією. Подробиці про крок металу чи воріт будуть розкриті на конференції.
IMEC представить свою роботу над «дворядним CFET», призначеним для подальшого масштабування CFET як вертикально, так і горизонтально. IMEC вважає, що така конструкція транзисторів може стати життєздатною в процесі виробництва класу 7a (7 ангстрем), до якого залишилося шість або сім поколінь. Цікаво, що «дворядний CFET» не має прямих задніх контактів живлення, і вони досліджуються з кроком затвора 60 нм, подібно до вузла 7 нм.
Хоча документи, які будуть представлені на конференції, свідчать про значний прогрес, досягнутий у технології CFET, до масового виробництва таких транзисторів залишилися роки, оскільки ще потрібно подолати проблеми, пов’язані зі складністю виробництва.
Конференція IEDM проходитиме з 7 по 11 грудня 2024 року в Сан-Франциско, а записані презентації будуть доступні онлайн.